第三章 存储系统

3.4 虚拟存储器

中国大学MOOC
中国大学MOOC搜索：计组期末突击

3.4虚拟存储器

本小节知识点分析

知识点	主要内容	难度	考频	常见题型	复习要点
1. 基本概念	1-1 基本概念	★★★	高频	填空、选择、判断	了解概念
	1-2 页式虚拟存储器	★★★	必考	填空、选择、判断	重点，页表的结构和虚实地址转换
	1-3 段式虚拟存储器	★★★		填空、选择、判断	了解概念
	1-4 段页式虚拟存储器	★★★			
2. 快表	2-1 快表的概念	★★★		填空、选择、判断、综合题	**重点，和Cache结合的综合大题**
	2-2 虚拟存储器、TLB和Cache的协调操作	★★★★★	必考		

中国大学MOOC

3.4虚拟存储器

1. 基本概念

本知识点主要讲解：

- 基本概念和基本原理
  - 虚地址和虚地址空间
  - 实地址和实地址空间
- 虚拟存储器和Cache的相同点和不同点 简答题
- 三种虚拟存储器
  - 页式虚拟存储器 重点
  - 段式虚拟存储器（了解）
  - 段页式虚拟存储器（了解）

中国大学MOOC

3.4虚拟存储器

1. 基本概念

1-1 基本概念

- 虚拟存储器：一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器
- 具有主存的速度和辅存的容量，提高了存储系统的性价比
- 虚拟存储器基于程序局部性原理



3.4虚拟存储器

1. 基本概念

1-1 基本概念

- 虚拟存储器和Cache的相同点与不同点 简答题

- 相同点：
  - 都是基于程序局部性原理
  - 都是将最活跃的数据放在相对高速的存储器中
  - 都把数据划分为“块”作为传输单位
  - 都存在地址映射、替换算法、更新策略的问题

- 不同点：
  - Cache解决的是速度， 虚存解决的是容量
  - Cache由硬件实现，透明；虚存是由软件和硬件共同实现，对程序员不透明，对应用程序透明
  - 虚存不命中时对系统性能影响更大
  - CPU和Cache、主存可直接访问， 和辅存之间不能直接访问，Cache不命中，可以访问主存，主存不命中，只能调页



3.4虚拟存储器

1. 基本概念

1-1 基本概念

- 地址空间：将主存或辅存的地址空间统一编制，形成地址空间
- 虚地址和虚拟空间：
  - 用户编程涉及的地址为虚地址
  - 虚地址对应的存储空间为虚拟空间
- 实地址和实地址空间：
  - 实际的主存的单元地址为实地址
  - 实地址对应的主存地址空间为实地址空间



使用虚拟寻址的系统

- MMU：存储管理部件，进行虚实地址转换的核心部件

3.4虚拟存储器

1. 基本概念

1-2 页式虚拟存储器

- 虚拟空间与主存空间都被划分为同样大小的页
  - 虚地址空间被分为等长的页，称为逻辑页
  - 主存空间被分为等长的页，称为物理页
- 地址结构：地址分为两部分，页号和页内地址
  - 虚拟地址分为：虚页号和页内地址
  - 主存地址分为：实页号和页内地址
- 通过页表可以把虚地址转换为实地址



- 优点：页面长度固定，页表简单，调入方便
- 缺点：程序不可能正好是页面的整数倍， 容易造成浪费

3.4虚拟存储器

1. 基本概念

1-2 页式虚拟存储器

- 页表：是一张存放在主存中的虚页号和实页号的对照表，实现虚拟地址到物理地址的转换

- 有效位（装入位）：用来表示对应页面是否在主存，若为1，表示虚拟也已调入主存，页表想存放该页的物理页号；若为0，说明没有调入主存， 则存放该页的磁盘地址
- 修改位（脏位）：用来表示页面是否被修改过

- 引用位（使用位）：用来配合替换策略进行设置



3.4虚拟存储器

1. 基本概念

1-3 段式虚拟存储器 （了解）

- 段：按照程序的自然分界划分的长度可以动态改变的区域
- 按程序的逻辑结构划分段，各个段的长度不定
  - 虚拟地址分为：段号和段内地址
  - 虚拟地址到实地址的转换由段表实现
  - 段表的每行记录包括：段号、装入位、段起点（各个段的起始地址）和段长
- 优点：具有逻辑独立性，易于编译、管理、修改和保护，便于多道程序的共享
- 缺点：不便于分配空间，容易在段间产生碎片，造成浪费



3.4虚拟存储器

1. 基本概念

1-4 段页式虚拟存储器（了解）

- 把程序按逻辑结构分段， 每段再划分位固定大小的页，主存空间页划分为大小相等的页
- 每个程序对应一个段表，每段对应一个页表，段的长度必须是页长的整数倍，段的起点必须是某一页的起点
- 虚地址分为：段号、段内页号、页内地址
- 优点：兼具页式和段式虚拟存储器的优点
- 缺点：在地址变换过程中需要两次查表， 系统开销较大

3.4虚拟存储器

1. 基本概念

相关题目

1. 关于虚拟存储器，下列说法中正确的是（　　）。

（1）虚拟存储器利用了局部性原理✔

（2）页式虚拟存储器的页面若很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，最终可以提升操作速度✘

（3）页式虚拟存储器的页面若很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度✔

（4）段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享✔

页式虚拟存储器中，页面若很小，虚拟存储器中包含的页面数就会过多，使得页表的体积过大，导致页表本身占据的存储空间过大，使操作速度变慢；当页面很大时，虚拟存储器中的页面数会变少，由于主存的容量比虚拟存储器的容量小，主存中的页面数会更少，每次页面装入的时间会变长，每当需要装入新的页面时，速度会变慢

2. 为使虚拟存储系统有效地发挥其预期作用，所运行的程序应具有的特性是（ C ）。

A. 不应含有过多的I/O操作

B. 大小不应大于实际的内存容量

C. 应具有较好的局部性

D. 顺序执行的指令不应过多

3.4虚拟存储器

1. 基本概念

相关题目

3. 在虚拟存储器中， 当程序正在执行时，由（ D ）完成地址映射。

A. 程序员　　B. 编译器

C. 装入程序　　D. 操作系统

虚拟存储器是由操作系统管理的

4. 在虚拟存储器系统中， CPU根据指令生成的地址是（**逻辑地址** ）， 经过转换后的地址是（ **物理地址** ）。

具有虚拟存储器的计算机中， CPU发出的都是虚拟地址， 也称为逻辑地址， 需要经过地址转换后，变成物理地址，才能访问内存

中国大学MOOC

3.4虚拟存储器

1. 基本概念

相关题目

5. 假设主存只允许存放a、b、c三个页面，逻辑上构成a进c出的FIFO队列。 某次操作中进程访存的序列是0，1，2，4，2，3，0，2，1，3，2（虚页号）。 若分别采用FIFO算法、 FIFO+LRU 算 法 ，请用列表法分别求两种替换策略情况下主存的命中率。

页面访问序列		0	1	2	4	②	3	0	②	1	3	②	命中率
FIFO算法	a	0	1	2	4	4	3	0	2	1	3	3	2/11=18.2%
	b		0	1	2	②	4	3	0	2	1	1	
	c			0	1	1	2	4	3	0	2	②	
						命中						命中	
FIFO+LRU算法	a	0	1	2	4	②	3	0	②	1	3	②	3/11=27.3%
	b		0	1	②	4	2	3	0	2	1	3	
	c			0	1	1	4	②	3	0	②	1	
						命中			命中			命中	

3.4虚拟存储器

2. 快表（TLB）

三高考点

本知识点主要讲解：

- 快表的基本概念和作用

重点之重点是将TLB、Page、Cache、主存和虚存结合在一起的综合性题目

中国大学MOOC

3.4虚拟存储器

2. 快表（TLB）

2-1 基本概念

- 快表：把页表中最活跃的部分放在高速存储器中组成快表，减少时间开销，加快地址转换
- 快表只是原来主存中的页表（称为慢表）的一小部分
- 快表通常采用全相联或组相联方式
- TLB指的是快表，Page指的是页表（慢表）
- 每个TLB项由页表表项内容加上一个TLB标记字段组成
- TLB标记的内容在全相联方式下是该页表项对应的虚页号，在组相联方式下对应虚页号的高位部分 特别注意



TLB的地址映射过程

3.4虚拟存储器

2. 快表（TLB）

2-2 虚拟存储器、TLB和Cache的协同操作

- 带TLB虚拟存储器的CPU访存过程



- CPU访存过程中可能存在三种缺失：
  - TBL缺失：要访问的页面的页不在TLB中
  - Cache缺失：要访问的主存块不在Cache中
  - Page缺失：要访问的页面不在主存中

快表命中页表一定命中

页表命中快表不一定命中

3.4虚拟存储器

2. 快表（TLB）



3.4虚拟存储器

- CPU执行指令进行存储访问操作的过程？ 简答题

第一步：根据虚页号查找快表，若快表中有对应虚页的页表项，则取出页框号形成物理地址，转第二步；快表中不存在对应虚页的页表项,则发生TLB缺失，转第3步。

第二步：判断物理地址中的标记是否和Cache中的标记相等并且有效位是否为“1”,若为“1”，则Cache命中，从Cache中读取数据或者写数据到Cache，若不为“1”，则发生Cache缺失，转第四步.

第三步：当TLB缺失时，根据页表基址寄存器的值和虚页号找到主存的页表项，判断有效位是否为“1”,若是，则说明该虚页在主存中，此时把该页表项转入TLB中，并取出页框号形成物理地址，转第二步；若不是，则说明该虚页不在主存中，即发生了“缺页”异常，此时需要调出操作系统中的“缺页”异常处理程序，实现从磁盘读入一个页面的功能。缺页处理结束后，重新执行当前指令,这次一定能在主存中找到

第四步：Cache缺失时，CPU根据物理地址到主存中读一块信息到Cache，然后读入到CPU或CPU写信息到Cache中

3.4虚拟存储器

虚拟存储器、TLB和Cache发生事件的可能组合

TLB	Page	Cache	说明	
命中	命中	命中	TLB命中，Page一定命中，信息在主存中，在Cache中	无需访问主存
命中	命中	缺失	TLB命中，Page一定命中，信息在主存中， 也可能不在Cache中	访问一次主存
缺失	命中	命中	TLB缺失，Page可能命中，信息在主存中， 在Cache中	访问一次主存
缺失	命中	缺失	TLB缺失，Page可能命中，信息在主存中，未在Cache中	访问两次主存
缺失	缺失	缺失	TLB缺失，Page也可能缺失，信息不在主存，也不在Cache中	缺页异常，访问硬盘，两次访问主存
命中	缺失	缺失	不可能，如果页不在内存中，T LB不可能命中	
命中	缺失	命中	不可能，如果页不在内存中，TLB不可能命中	
缺失	缺失	命中	不可能，如果页不在内存中，数据可能在catch中存在。	

中国大学MOOC

3.4虚拟存储器

2. 快表（TLB）

相关题目

1. 虚拟存储器中的页表有快表和慢表之分， 下面关于页表的叙述中正确的是（ **D** ）。

A. 快表与慢表都存储在主存中， 但快表比慢表容量小 ✗

B. 快表采用了优化的搜索算法， 因此查找速度快 ✗

C. 快表比慢表的命中率高， 因此快表可以得到更多的搜索结果 ✗

D. 快表采用相联存储器件组成， 按照查找内容访问，因此比慢表查找速度快 ✓

2. 下列命令组合的一次访存过程中， 不可能发生的是（ **D** ）。

A. *TLB*未命中，*Cache*未命中， *Page*未命中

B. *TLB*未命中，*Cache*命中， *Page*命中

C. *TLB*命中，*Cache*未命中， *Page*命中

D. *TLB*命中，*Cache*命中， *Page*未命中

TLB中是Page的部分复制品，所以TLB命中，Page一定命中

3.4虚拟存储器

2. 快表（TLB）

相关题目

3. 下列关于缺页处理的叙述中， 错误的是（ D ）。

A. 缺页是在地址转换时CPU检测到的一种异常

B. 缺页处理由操作系统提供的缺页处理程序来完成

C. 缺页处理程序根据页故障地址从外存读入所缺失的页

D. 缺页处理完成后回到发生缺页的指令的下一条指令执行

缺页在虚拟存储器中是CPU检测到的一种异常，按照一种中断来进行处理的，由缺页中断处理程序来完成。因此一旦发生缺页，是从外存中把所缺的页调入，处理完毕后回到发生缺页的指令继续执行。

4. 下列关于TLB和Cache的叙述中错误的是(D)。

A. 命中率都与程序局部性有关

B. 缺失后都需要去访问主存

C. 缺失处理都可以由硬件实现

D. 都由DRAM存储器组成

TLB和Cache都是由高速存储器组成的， 所以一般都是由静态RAM组成

3.4虚拟存储器

2. 快表（TLB）

相关题目

5. 某计算机储存地址空间大小为256MB。按字节编址。虚拟地址，空间大小为4GB。采用页式存储管理。页面大小为4KB。 TLB(快表)采用全相连映射，有4个页表项。如下表所示。

有效位	标记	页框号
0	FF180H	0002H
1	3FFF1H	0035H
0	02FF3H	0351H
1	03FFFH	0153H

则对虚地址03FFF180H进行虚实地址变换的结果是（ **A** ）。

A. 0153180H　B. 003 5180H　C. TLB　D. 缺页

解：虚拟地址4GB， 按字节编址， 地址位数32位

页面大小4KB， 页内地址12位 页号位数：20位

地址03FFF180H转换为二进制：

0011 1111 1111 1111 0001 1000 0000

页号为03FFFH，业内地址为180H

查TLB, 页框号为0153H

物理地址为：0153 180H

3.4虚拟存储器

2. 快表（TLB）

相关题目

6. 某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cach的部分内容如图所示，图中页框号及标记字段的内容为十六进制形式。请回答下列问题：

（1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位？哪几位表示页框号（物理页号）？

解： 按字节编址， 虚拟（逻辑）地址空间大小为16MB，地址位数24位

页面大小为4KB，虚存的页数4K个页， 所以虚存的地址格式为：虚拟页号12位， 页内地址12位

（物理）地址空间大小为1MB，地址位数20位， 物理页号（页框）8位，页内地址12位

3.4虚拟存储器

2. 快表（TLB）

相关题目

6. 某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cach的部分内容如图所示，图中页框号及标记字段的内容为十六进制形式。请回答下列问题：

（2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。 这一问完全是Cache-主存层面的问题

解： 主存与Cache之间交换的块大小为32B，$B=32, b=5$

Cache采用直接映射方式，共8行，$C=8, c=3$

主存地址的总位数为20

主存标记	行号	块内地址
12位	3位	5位

虚页号	有效位	页框号	…
0	1	06	
1	1	04	
2	1	15	
3	1	02	
4	0	-	
5	1	2B	
6	0	-	
7	1	32	

页表

行号	有效位	标记	…
0	1	020	
1	0	-	
2	1	01D	
3	1	105	
4	1	064	
5	1	14D	
6	0	-	
7	1	27A	

Cache的部分内容

3.4虚拟存储器

6. 某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cach的部分内容如图所示，图中页框号及标记字段的内容为十六进制形式。请回答下列问题：

（3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址是否Cache 命中？要求说明理由。

解： 虚拟地址001C60H，虚页号=001H=1，查看页表，有效位为1，在内存，页框号为04H

对应的物理地址就是04C60H，

转换成二进制0000 0100 1100 0110 0000，
行号是011=3

查Cache，有效位为1，由于标记位为$04CH \neq 105H$，所以不命中，不在Cache中

虚页号	有效位	页框号	…
0	1	06	
1	1	04	
2	1	15	
3	1	02	
4	0	-	
5	1	2B	
6	0	-	
7	1	32	

页表

行号	有效位	标记	…
0	1	020	
1	0	-	
2	1	01D	
3	1	105	
4	1	064	
5	1	14D	
6	0	-	
7	1	27A	

Cache的部分内容

3.4虚拟存储器

6. 某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cach的部分内容如图所示，图中页框号及标记字段的内容为十六进制形式。请回答下列问题：

（4）假定为该机配置一个4路组相连的TLB，该TLB共可存放8个页表项，若其当前内容（十六进制）如图所示，则此时虚拟地址024BACH所在的页面是否在主存中？要求说明理由。

组号	有效位	标记	页框号	有效位	标记	页框号	有效位	标记	页框号	有效位	标记	页框号
0	0	-	-	1	001	15	0	-	-	1	012	1F
1	1	013	2D	0	-	-	1	008	7E	0	-	-

TLB的部分内容

解：（4）采用4路组相联，8个页表项（条目），所以分为2组， 组号1位，每组4行

虚拟地址就分为：标记位11位，组号1位，页内地址12位

虚拟地址024BACH，转换成二进制0000 0010 0100 1011 1010 1100，

组号为0，标记位 0000 0010 010=012H， 查TLB，有效位为1， 页框号为1F， 在主存中

3.4虚拟存储器

7. 假设计算机M的主存地址为24位，按字节编址，采用分页存储管理方式，虚拟地址为30位，页大小为4KB，TLB采用二路组相连方式和LRU替换策略。共8组。请回答下列问题：

（1）虚拟地址中哪几位表示虚页号？哪几位表示页内地址？

解：（1）虚拟地址为30位，

页大小为4KB， 页内地址12位

$$\text{虚页号} = \text{虚拟地址} - \text{页内地址} = 30 - 12 = 18$$

3.4虚拟存储器

7. 假设计算机M的主存地址为24位，按字节编址，采用分页存储管理方式，虚拟地址为30位，页大小为4KB，TLB采用二路组相连方式和LRU替换策略。共8组。请回答下列问题：

（2）已知访问TLB时，虚页号高位部分用做TLB标记，低位部分用作TLB组号。M的虚拟地址中哪几位是TLB标志？哪几位是TLB组号？

解： (2) 虚页号为18位

TLB采用的是二路组相联， 共8组， 所以组号需要3位

TLB标记= 虚页号 − 组号 $= 18 - 3 = 15$

所以， 虚页号高15位为TLB标记， 虚页号低3位位TLB组号

3.4虚拟存储器

7. 假设计算机M的主存地址为24位，按字节编址，采用分页存储管理方式，虚拟地址为30位，页大小为4KB，TLB采用二路组相联方式和LRU替换策略。共8组。请回答下列问题：

（3）假设TLB初始时为空，访问的虚页号依次为10，12，16，7，26，4，12和20，在此过程中，哪一个序列虚页号对应的TLB表项被替换？说明理由。



解： （3）由于TLB采用的是二路组相联，共8组

虚页号依次为10，12，16，7，26，4，12和20

按照组相联映射的原理， 映射到TLB中的对应分别是2， 4，0，7，2，4，4，4

其中只有映射到4号的超过2次， 需要替换，但是考虑到二路组相联

并且是LRU替换算法， 第一次12号，和第4号，不用替换， 第二个12，命中，第20需要替换掉第4号

3.4虚拟存储器

7. 假设计算机M的主存地址为24位，按字节编址，采用分页存储管理方式，虚拟地址为30位，页大小为4KB，TLB采用二路组相连方式和LRU替换策略。共8组。请回答下列问题：

（4）若将M中的虚拟地址位数增加到32位，则TLB表项的位数增加几位?

解：（4）虚拟地址增加为32位，

$$\text{虚页号} = \text{虚拟地址} - \text{页内地址} = 32 - 12 = 20$$

TLB表项中的位数也增加2位

3.4虚拟存储器

- 关于TLB相关综合题的解题方法：

  - 务必搞清楚在具有TLB的虚拟存储器和Cache的系统中， CPU访问主存的过程
  - TLB（快表）和Page（慢表）之间的地址映射方法与Cahce和主存之间的地址映射方法一样，所以， TLB好比于Cache， Page好比于主存，务必注意：方法一样，对象不一样
  - 这一类题目中， 通常包含两个层次， 一是“Cache—主存”层， 一是“主存—辅存”层，解题过程中务必搞清楚是哪一个层次
  - 不同层次中所用的地址映射，地址格式，替换算法等都是相似的， 可以用Cache中讲解的方法

中国大学MOOC

3.4虚拟存储器

本小节需要掌握的内容

- 虚拟存储器的基本原理 → **了解基本概念， 特别是和Cache的对比**
- 三种虚拟存储器 → **以页式虚拟存储器为重点，了解三种存储器的原理，地址转化**
- TLB → **掌握虚拟存储器、TLB、Page、Cache之间的配合关系**

虚拟存储器、TLB、Page、Cache之间是综合大题的出题点

中国大学MOOC

本课时结束 记得复习哦

中国大学MOOC
中国大学MOOC搜索：计组期末突击